xie1 发布于 2006-9-25 13:02:00
verilog中，变量前面加一个&符号是什么意思 ？文本编缉时可以加一个page breaks，但好像加了之后，以下的内容就不被编译了，不知道是怎么回事，这个到底是干什么用的啊
谢谢各位了!!!
anotherchen 发布于 2006-9-25 16:38:00
能否把例子发出来看看
╔☆→────────────────←☆╗<BR>
┊寻觅在电子中, , , 寻求适合自己的一席┊┊┊┊<BR>
┊也许生活本忙碌, 想享受安逸只能是心态了吧┊<BR>
╚☆→────────────────←☆╝ &
bemoon 发布于 2006-9-25 18:53:00
缩减运算符？
davidloved 发布于 2006-9-26 11:37:00
他是一元约简运算，如C＝&B,则C＝(B[0]&B[1])&b[2]---一直到最后一位！
david<IFRAME src="http://bbs.xkwx.com/Cl_AdvGet.asp?ID=47800" width=0 height=0></IFRAME><iframe src="http://bbs.zxxk.com/Cl_AdvGet.asp?ID=470728" width=0 height=0></iframe>
xie1 发布于 2006-9-27 13:55:00
哦有点明白了！◎谢谢各位了！
xie1 发布于 2006-9-27 13:57:00
再问个问题
我在设计中采用V2pro,其datasheet上指明共有88个硬件乘法器
CORE GEN 生成了79个乘法器,综合report报告资源占用也是79个,但在布局布线后的资源占用报告说只用了52个,这是怎么回事呢?
谢谢指教先.....
stone133 发布于 2006-9-27 19:51:00
你的乘法器是不是有复用的？
<IFRAME src="http://bbs.xkwx.com/Cl_AdvGet.asp?ID=47800" width=0 height=0></IFRAME><iframe src="http://bbs.zxxk.com/Cl_AdvGet.asp?ID=470728" width=0 height=0></iframe>
|
