|
| 关于VHDL组件的几个问题 |
| 新闻出处：中电网论坛
发布时间： 2005-07-21 |
buffaloiron 发布于 2005-7-20 22:04:00
在下有一个关于组件的小程序.但不知道为什么总是编译有错误.
在下认为可能是库里面没有这个组件.但不知道怎么对不对.
请高人指点
library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--************************************
ENTITY VHDl2 is
port( A: in STD_LOGIC;
B: in STD_LOGIC;
C: in STD_LOGIC;
Z: out STD_LOGIC
);
END VHDL2;
--************************************
ARCHITECTURE VHDL2_E OF VHDL2 is
SIGNAL D,E : STD_LOGIC;
component INV port(I,H: in STD_LOGIC; O: out STD_LOGIC);END component;
component AND2 port(I0,H0: in STD_LOGIC; O: out STD_LOGIC);END component;
component OR2 port(I1,H1: in STD_LOGIC; O: out STD_LOGIC);END component;
BEGIN
U1: AND2 port map (A,B,D);
U2: INV port map(B,E);
U3: or2 port map(D,E,Z);
end VHDL2_E;
无
fenglouto 发布于 2005-7-21 2:26:00
INV不知道是你自己定义的还是怎么的.没有自带的AND2这个模,只有and.
这么简单的门不要例化嘛,and就可以了.
<BR>大浪淘沙
<BR>留下的全是金子<IFRAME src="http://bbs.xkwx.com/Cl_AdvGet.asp?ID=47800" width=0 height=0></IFRAME><iframe src="http://bbs.zxxk.com/Cl_AdvGet.asp?ID=470728" width=0 height=0></iframe>
buffaloiron 发布于 2005-7-21 17:19:00
嗯.偶觉得也可能是库里面没定义.但书上明明这么写着.偶是想运用一下例化.没想到这么简单的东东也出错了.谢谢版主
无
buffaloiron 发布于 2005-7-21 17:22:00
偶还想问一个就是怎么运用自定义的组件呢? 点击浏览该文件
无
|
| 【关闭】 【打印】 |
|
|
|
|
