qiujunwei 发布于 2007-5-9 15:51:57
 浙江大学FPGA全系列学习进阶课程参考
一次难得的高水准学术聚会 一线资深设计专家主讲 理论结合产业实际并安排互动讨论 浙江大学 FPGA高级工程师 专题培训讲座
杭 州 ※ 主办单位： 浙江大学 ※ 授课时间： 5月15-18日 ※ 授课地点： 浙江大学多媒体教室 报名联系人：邱老师 0571-85622860 13989834654 传真：0571-87996402 Xilinx FPGA/CPLD培训日程以及课程内容 本FPGA培训将以Xilinx FPGA/CPLD的芯片为主轴，从简单到复杂的FPGA设计技术为引线 进行展开，具体讲授将根据学员的水平和要求来制定
时间（日程） | 培训内容 | 第一天 | 培训课程介绍 | 上午： | 第一讲：FPGA/CPLD基础篇 l PLD设计技术简介 l FPGA/CPLD基本结构 l FPGA/CPLD设计流程 | 下午： | l FPGA/CPLD常用开发工具以及开发软件 l PLD/FPGA生产厂商以及它们芯片的各自特点 l Altera FPGA/CPLD Family Overview l Xilinx FPGA/CPLD Family Overview 第二讲：Xilinx FPGA基础篇（续） Virtex II结构体系 l 综述 l CLB资源 | 第二天 上午 | 第二讲：Xilinx FPGA基础篇（续） l I/O资源 l Virtex II其他特性 l Virtex II Pro特性 l 总结 | 下午 下午 | 第三讲：Verilog HDL基础篇 l Verilog 和VHDL l Verilog设计流程 l 程序结构 l 词法 l 数据类型 | 第三天 上午 | 第三讲：Verilog HDL基础篇（续） l Verilog语句 l Verilog时序控制 l Verilog编译指令 l 案例分析和实验 | 下午 | 第四讲：Xilinx ISE培训 l Xilinx FPGA设计流程 l ISE | 晚上 | l 答疑 | 第四天 上午 | 第四讲：Xilinx ISE培训（续） l ISE续 l HDL输入 l ModelSim行为仿真 l 综合 Synplify Pro l 综合后仿真（ModelSim） l 实现Implementation | 下午 | l 时序仿真 l 时序约束 l Xilinx FPGA案例分析 | 晚上 | l 实验以及答疑 | 第五天 上午 | 第五讲：Xilinx FPGA培训提高篇 l 高速数字电路设计特点 l 信号完整性要求以及EMC l FPGA的全局时序约束 | 下午 | l 同步设计技术 l FPGA设计的十大指导原则 l 面积和速度互换原则 l 串并转换原则 l 乒乓操作 l 硬件原则 l 系统原则 |
qiujunwei 发布于 2007-5-9 15:59:18
 Ø 由具有丰富工程实践经验副教授主讲 Ø 深入探讨目前业界最新、最流行的器件 Ø 即使没有任何语言基础，经过培训后您也能够写程序、做设计 Ø 讲授完整的开发流程，使您能精通集成环境和多个第三方工具 Ø 现场实验指导使您能真正体会开发过程，培训结束后我们还将提供长期的技术支持 ALTERA FPGA高级工程师培训班 课程说明:以ALTERA公司的产品及集成开发环境为主线，讲授CPLD/FPGA的设计方法，程序 设计，硬件设计和逻辑设计.
时间 | 内 容 | 时间 | 内 容 | 第一天 （含晚上） | CPLD/FPGA基础知识 （1） CPLD/FPGA的发展现状和发展趋势,各大厂商的CPLD/FPGA的异同. （2）Altera CPLD/FPGA 集成开发工具及第三工具介绍. （3）Altera CPLD的基本结构及演变。MAX 7000,MAX 3000A,MAX II器件. （4） Altera FPGA的基本结构及演变。Cyclone, Stratix, Cyclone II, Stratix II器件. （5） CPLD/FPGA的设计流程简介,及其各个步骤之间的关系.. （6）CPLD/FPGA的加载电路.JTAG/PS/AS及CPU加载电路与时序要求. （7） CPLD与FPGA的异同. （8） PLD/FPGA IO电平兼容原则. | 第二天 | 硬件描述语言（Verilog）
（1） Verilog基本结构
. （2） Verilog基本元素和常用语法. （3） 触发器，计数器，寄存器的设计方法 （4） Verilog与RTL电路 （5） 双向数据总线，双时钟问题，高阻问题 （6） 指导学员编程. （7）答疑 | 第三天 （含晚上） | 仿真,综合与布局布线
（1）设计输入方法.（原理图,HDL语言,网表输入,宏模块,IP Core） . （2）逻辑综合的原则,速度优化与面积优化. （3）逻辑综合与RTL电路. （4）布局布线规则. （5）Chip Editor查看技巧. （6）LogicLock(逻辑锁定)技术 . （7）Signaltap在线逻辑分析仪调试技术. （8）实验与答疑. 硬件设计与逻辑设计 （1） Pin To Pin 兼容设计 . （2） PCB布线的注意事项.
（3） 系统调试步骤.
（4） 分析工程实例. （5） 基于CPLD/FPGA开发板实验. | 第四天 | NIOS II 设计 （1） SOPC Builder环境介绍 . （2） NIOS II 硬件设计. （3） NIOS II 硬件调试方法. （4） NIOS II 软件设计,NIOS II IDE 的使用 . （5） NIOS II 软件调试. （6） 用户自定义外设. （7） 编程Flash. （8） 实验演示. 数字电路设计 （1） 数字电路设计规则. （2） 数字电路的基本参数 . （3） 模块划分原则. （4） 同步数字电路设计. （5） 接口电路的处理原则. （6） 避免使用Latch电路. | 第五天 | 接口电路功能与处理原则 （1） 接口处理电路使用的基本元素 （2） 输入接口电路 （3） 输出接口电路 （4） 双向接口电路 （5） 加法器/减法器/比较器 （6） 移位器/移位寄存器 （7） 数据流处理 | 同步电路设计 （1） 设计可靠性 （2） 时序分析基础 （3） 同步电路设计 （4） 置位/复位信号处理 （5） 时延电路处理 （6） 全局信号处理 （7） 时序设计可靠性的保障措施 （8） 时钟设计策略 . |
|
