摘要：主要讨论了SOI集成技术及其发展前景，介绍了SOl技术在VLSI应用方面的优越性以及在微电子领域中的广泛应用。

　　关键词：S0I技术；S0I材料；SOIIC

　　1 前言

　　微电子技术发展至今已进入0．13μm生产水平和0．07μm的研究水平。以DRAM产品为代表的集成度已达到亿级水平。微处理器为代表的工作频率已达GHz级水平。高性能、高水平、更高集成度、多功能IC的研发迫切需要新结构、新器件的不断涌现。特别是军事应用的需求迫在眉睫。现代战争中，军事装备高度电子化、信息化、智能化的特点更需我们加速新技术、新器件的研发和应用。SOI技术就是其中应渤D以重视和重点研发的技术和器件之一。

　　SOI技术的出现虽然已有三十多年，但是取得突破性进展是在20世纪80年代后期。最初人们仅认为SOI技术有可能替代在特殊场合应用的SOS(Silicon-on-Sapphire)技术。然而，由于发现薄膜SOI MOSFET具有极好的按比例缩小性质，使得SOI技术在深亚微米VLSI中的应用有极大的吸引力，潜力很深。最后，SOI技术和器件的研发取得了惊人的发展，已从首次激光再结晶实验发展到CMOS／SIMOX 512kb SRAM及IBM公司推出的以硅基SOI微电子主流技术的高速、低功耗微处理器。目前，soI技术已走向商业化实用阶段，并在继续深化它的应用领域，特别是应用于低压、低功耗电路、高频微波电路以及耐高温、抗辐照微电子器件和微电子电路等。

　　用SOI技术制作的器件比体硅器件更具优越性。被国际上公认为“21世纪的硅集成电路技术”，前景一片看好。

　　2 S0I技术

　　微电子技术的发展与进步，主要是靠工艺技术的不断改进和器件结构的不断创新，使得器件特征尺寸不断缩小，集成度不断提高，功耗降低，性能提高。

　　当前微电子产品的核心是以硅基CMOS工艺技术为主流的数字集成电路。到2005年，微电子工艺技术将完全有能力生产工作频率高达3．5GHz、集成度达1．4亿晶体管的SOC。2010年将诞生集成度为10亿晶体管、速度为10万MIPS的微处理器。2014年，这种能力将上升到13．5GHz、43亿晶体管的高水平时代。

　　另一个代表性的产品DRAM的发展也十分迅速，10年内，DRAM从0．25μm(256Mb DRAM)提高到0．07μm(64Gb DRAM)。2010年以后，硅微电子技术的发展极限将进一步受到严厉地挑战，而SOI技术却是可以接受挑战的技术之一。在仍将以硅基CMOS工艺技术为主流的21世纪，SOI技术将与硅基CMOSI艺技术争夺主流技术的霸主地位。谁主沉浮，拭目以待。

　　2．1 SOI材料

　　SOI材料是指在绝缘层上生长一层具有一定厚度的单晶硅薄膜的材料。该材料可实现完全的介质隔离，与有P-N结隔离的体硅相比，具有无闭锁、高速度、低功耗、集成度高，耐高温等特点。近几年，SOI材料完整性不断提高，已先后于1989年和1991年制做出64kb和256kb静态随机存储器，1998年8月，IBM公司宣布在SOI材料上研制出了高性能的微处理器芯片。其中发展较快的有注氧隔离硅(SIMOX)、背面刻蚀与键合的S0I(BES01)和SMART-CUT等三类材料。BESOI材料中的缺陷密度低，更接近传统硅片，但界面缺陷和顶层硅的厚度不易控制；相比而言，SIMOX材料缺陷密度较高，但表面硅层和埋层二氧化硅厚度可精细控制，与现行集成电路工艺匹配较好：SMART-CUT材料是利用H+离子注入，在硅片中形成气泡层，经与另一支撑片键合后，进行高温热处理，使注氢片从气泡层处裂开，最后经化学机械抛光后，得到高质量的SOI材料。现在法国SOITEC公司可批量提供150mm、200mm的SMART-CUT片。此外，ELTRAN技术通过处延生长SOI层，膜厚控制容易，可生长小于50nm的超薄层。氢退火可提高硅表面微粗糙度。佳能公司已利用该技术商业化生产150mm和200mm ELTRAN片，并在1998年的固态器件和材料国际会议上，展示了采用ELTRAN技术研制的300mmSOI片。目前，降低成本是SOI材料的主要奋斗目标。

　　SOI材料性能好，成本低，与体硅集成电路工艺完全相容，它完全可以继承体硅材料与体硅集成电路迄今所取得的巨大成就，还具有自己独特的优势。

　　2．2 SOI制造技术简介

　　SOI材料是开发SOI器件和电路的基础，目前已发展了多种制备技术，有：同质外延和异质外延技术，非晶硅与多晶硅再结晶技术，硅片键合(SDB)技术和单晶硅的氧化与SiO2隔离技术，归纳起来如表1所示。
                    
    SIMOX和SDB这两种技术比较成熟，制备的SOI材料质量好，成本较低，并已在各种类型的集成电路中得到广泛的应用。

　　2．3 SOI晶圆片的主要技术要求

　　2001年版ITRS半导体技术发展蓝图中公布的有关SOI晶圆片的主要技术要求如表2(近期内)和表3(长期)所示。

                    
                    
     2．4 SOI技术主要特点和优势

　　2．4．1 优良的抗辐照特性

　　SOI技术就是绝缘体上的硅技术。它的结构特点是使用它制作的器件具有更好的抗单粒子反转和抗γ辐射性能，可以实现集成电路中元件的绝缘隔离，彻底消除体硅CMOS电路中的寄生闭锁效应。所以用SOI技术制作的微电子器件和集成电路的寄生电容小、短沟道效应小、速度高、集成度高、工作温度范围广、抗辐射能力强。

　　SOI技术是抗辐射IC有效的加固技术。SOI与深槽可组成全介质隔离技术。这种隔离结构具有极强的闭锁抑制能力、极好的抗瞬时扰动的特性、良好的抗中子损伤特性和良好的长期电离损伤控制能力、很高的抗瞬时剂量率能力。但双极晶体管的发射结不能靠深槽墙，否则对电离辐射敏感。

　　硅基SOI全介质隔离微电子电路是突破强辐射环境战略武器的重点应用的微电子电路，也是空间辐射环境电子系统的主要应用的微电子电路。抗辐射微电子器件技术的研究应把硅基SOI全介质隔离大规模集成电路技术作为优先考虑的重点项目。

　　2．4．2 SOI器件优于体硅器件

　　SOI器件与体硅器件相比具有以下优点：

　　①功耗小。在相同的工作速度下，功耗可降低50％-60％;

　　②工作速度快。在相同的特征尺寸下，工作速度可提高30-40％；

　　③静电电容小，寄生电容小;

　　④抗辐射性能好。抗辐射强度是体硅器件的50-100倍；

　　⑤可进一步提高集成电路芯片的集成度、功能和可靠性，能在微功耗、低电压、高温、高压等方面发挥它的优势;

　　⑥耐高温环境； 体硅MOS器件在高温环境中，由于热激闭锁效应，漏电
大，阈值电压随温度变化而导致失效，所以不能在较高温度环境下工作。

　　SOI CMOS本身无闭锁效应，所以也就不存在高温热激闭锁效应。对于相同几何尺寸的体硅和SOI器件，在高温下，由于结面积不同，SOI泄漏电
流要比体硅器件低几个数量级：SOI MOS器件的阈值电压随温度的变化要比体硅MOS小得多。所以，SOL MOS可以工作在300℃-500℃的高温环境中。

　　⑦CMOS／SOI工艺步骤简化30％(与常规相比)，CMOS／SOI隔离方法使其封装密度提高约40％(与CMOS／体硅相比)。

　　3 SOI CNOS器件结构的发展趋势

　　当半导体工业为满足各SOC在将来的应用而继续按比例缩小器件尺寸时，从平面栅到垂直单栅(SG)、双栅(DG)和多栅(MG)的各种CMOS晶体管结构设计不断显露。硅基材料也有好几种选择方法(体CZ、外延、再生层(或称叠层)SOI以及选择性／有图形的SOI晶圆片)。尽管平面SG器件按比例缩小栅长(Lg)已达6nm，但随着业内对DG和MG CMOS器件的研究越来越活跃，平面SG CMOS的里程似乎快到终点。

　　各种专用器件的发展蓝图逐渐显露。逻辑器件和存储器将从平面结构走向垂直结构。

图1给出了各种DG→MG发展的设计方法选择。
                
     3．1 单栅结构

　　平面SG晶体管的设计从出现到现在没有什么根本性的变化。但是，改进器件性能的变革使器件有利于按比例缩小和发展。常规的氮氧化合物栅介质将首先发展到65nm技术节点需用的介质常数k为12，然后到45nm节点时k为25。晶体管沟道和源漏(S／D)区可能的设计发展如图2所示。90nm技术节点开始，为控制沟道效应(SCE)，将采用较高剂量HALO。
                    
     高剂量HALO因杂质散射作用会降低沟道迁移率，导致选用应变(strain)硅沟道。但采用横向梯形源漏扩展结构(LG-SDE)可以避免采用应变硅技术，如图3所示。LG-SDE结构改进了横向突变程度。栅重达控制以及Rext，从而降低了HALO剂量。
                        
      不掺杂的高架S／D(elevated S／D)结构可改善自对准硅化物接触，它将首先用于90nm技术节点薄型(∠50nm)局部耗尽型S01(PD／SOI)器件，保持良好的自对准硅化物S／D接触。由于PD／SOI层很薄，SDE的深度与SOI厚度相同，所以把SDE和深S／D结合构成单栅S／D和LG—SS／D结构，便于用亚65nm技术节点制作S／D低接触电阻薄PD／SOI器件。

　　90nm节点开始，为了降低S／D接触电阻和多晶栅电阻，用NiSi，自对准硅化物替代CoSi2，以寻求低接触电阻和栅／多晶电阻，低温处理以及与在应变硅技术中应用的SiGe材料的相容性。

　　3．2 双栅／多栅CMOS

　　根据未来SG全耗尽SOI(FD／SOI)器件按比例缩小会出现的难题，人们很快把注意力转向45nm技术节点(lg＜20nm)双栅和多栅FD／SOI器件的研发工作。在这节点下，SOI的厚度应是0．7—1×Lg，与SG FD／SOI相比较，后者的SOI厚度是0．2—0．3×Lg，这将有利于SOI晶圆片生产。另外，双栅和多栅的SCE也比较好控制，驱动电流也比较大。

　　65nm节点另一个有意义的FEOL工艺变化是用集成无扩散(diffusion-less)激活(高温或低温退火)来满足浅SDE结的需求。不管是哪种无扩散激活法，都需要任意隔离层(反相S／D)工艺流程，为栅／多晶掺杂和深S／D结形成提供高温扩散。

　　对于45nm技术节点和超过45nm节点时，较高的SDE激活能只需求低温SPE。用无扩散激活可以获得理想的SDE栅重迭控制。65nm技术节点开始采用大倾角、栅后注入(PoGI)SDE注入技术。

　　4 S0I技术在微电子器件和电路中的应用

　　长久期待LSI高速、低功耗性能的SOI技术逐渐进入了实用领域。1997年，日本三菱公司制作的门阵列定型生产是SOI实用化的开始。1998年IBM制作的高端MPU Power PC705定型生产把SOI技术实用推向高潮。台湾TSMC公司承接世界上SOI定型生产。从此开始，SOI技术开创了应用新天地，应用范围已从宇航、军事、高温和工业转向数字处理、通信、光电子、微机械和消费类电子。
                          
     IBM公司是SOI技术的领头羊。该公司已在0．22μm的CMOS-7S工艺技术中采用SOI技术，采用SOI技术的0．18μmCMOS-8S工艺技术已投产，如2000年采用SOI技术推出1GHz处理器，并已在0．15μm、0．13μm的CMOS-9S制造工艺中采用SOI。

　　在2000年用SOI技术、0．13μm、9层铜布线推出2GHz高速处理器，目前正在加速开发100nm的CMOS制造工艺中采用SOI技术。IBM公司将更新的SOI技术移植到索尼、东芝公司，打造直径φ300mm、50nm的SOI-SOC。SOI结构的器件比类似的常规体硅器件具有许多优点。下面介绍部分采用SOI技术的微电子器件和电路的应用概况。

　　4．1 反相器结构

　　CMOS集成电路的基本单元电路是CMOS反相器，它是由一个NMOS管和一个PMOS管构成的。体硅P阱CMOS反相器和SOI CMOS反相器剖面如图4所示。由图4可以看到，体硅CMOS反相器中的PMOS管是制作在N型衬底上用离子注入技术特意制作的局部P型材料。P阱把NMOS和PMOS相互隔离开。而SOI CMOS中的PMOS管和NMOS管分别制作在SOI材料顶部薄Si层中，NMOS和PMOS是相互隔离的。由于体硅CMOS和SOI CMOS结构上的不同，因而它们在寄生电容、闩锁效应、辐照、高低温特性等诸多方面有许多不同之处，这些决定了SOI在许多等方面的独特应用。

　　4．2 高速、低功耗、Gb级SOI DRAM

　　用SOI技术制造的1．5V、4Gb深亚微米SOI DRAM电路采用适用于高速工作的衬底(body)偏压控制技术和用于低备用功率的冗余技术。成品率较高。衬底偏压技术用于超体(super body)同步读出和衬底偏压控制逻辑。超体同步读出取得了3．0ns读出速度比体硅同步读出更快。衬底偏压控制逻辑实现了8．0ns的外围逻辑操作，比常规逻辑结构快得多。另外，衬底偏压可控逻辑与体硅阱结构相比，可使衬底偏压的电流变化降低到体硅阱结构的二十分之一。这种新型冗余SOI DRAM结构克服了由字线一位线短路引起的备用电流失效。

　　该存储器采用了高渺I、围电路技术，使SOI衬底偏压的电流变化只有体硅的二十分之—。SOI的RAS存取时间tRAC。比常规体硅器件快35％。如图5所示。
                
     至于SOI晶体管衬底偏压控制，SOI器件中衬底偏压的区域只在栅区下面形成而且是可控的，所以它比体硅偏压的区域小得多，SOI器件功耗就比体硅器件的低。图6给出了SOI晶体管的小衬底区域与体硅晶体管的比较。
                  
  

表5列出了近十几年SOI DRAM的研发进展情况。考虑到性价比和DRAM的应用，正在努力探索在体硅上制作DRAM，在SOI上制作逻辑电路，将它们混装的结构途径。